Pat

J-GLOBAL ID：200903078109456130

バリア構造を有するコンデンサ電極の製造方法

Inventor： バイテル,ゲルハルト ,  ゼンガー,アンネッテ ,  カスコ,イゴール
Applicant, Patent owner： インフィネオン テクノロジーズ アクチエンゲゼルシャフト
Agent (1)： 原 謙三 (外3名)
Gazette classification：公表公報
Application number (International application number)：2001531134
Publication number (International publication number)：2003512721
Application date： Oct. 16, 2000
Publication date： Apr. 02, 2003
Summary：

【要約】バリア構造を有するコンデンサ電極の製造方法である。下にバリア構造(14.1)が配置されているコンデンサ電極(11)の製造方法において、バリア構造(14.1)の製造のために、バリア収容層(16)を使用し、CMP(化学機械研磨)プロセスを行う。

Claim (excerpt)：

下にバリア構造が配置されているコンデンサ電極の製造方法であり、 バリア層(14')を、半導体基板(1,7)上に堆積させ、 バリア構造(14.1)を、上記バリア層(14')から、リソグラフィーのマスク工程およびエッチング工程により形成し、 上記バリア構造(14.1)および周辺領域を被覆しているバリア収容層(16)を堆積させ、 上記バリア収容層(16)を、CMPにより、上記バリア構造(14.1)が露出するまで平坦化し、 コンデンサ電極(11)を、上記バリア構造(14.1)上に構成することを特徴とするバリア構造を有するコンデンサ電極の製造方法。

IPC (4)：

H01L 27/105 ,  H01L 21/28 301 ,  H01L 21/8242 ,  H01L 27/108

FI (4)：

H01L 21/28 301 Z ,  H01L 27/10 444 B ,  H01L 27/10 621 Z ,  H01L 27/10 651

F-Term (26)：

4M104BB00 ,  4M104BB04 ,  4M104BB06 ,  4M104BB14 ,  4M104BB36 ,  4M104DD16 ,  4M104DD65 ,  4M104DD75 ,  4M104FF16 ,  4M104FF22 ,  4M104GG01 ,  4M104GG16 ,  5F083AD21 ,  5F083AD49 ,  5F083FR02 ,  5F083GA25 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083JA45 ,  5F083MA06 ,  5F083MA17 ,  5F083PR40

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-305882   Applicant：株式会社日立製作所
• 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法
  Gazette classification：公開公報   Application number：特願平10-053764   Applicant：三星電子株式会社
• 半導体記憶装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-081626   Applicant：三菱電機株式会社