Pat
J-GLOBAL ID：200903078138602995
非同期スキャン設計の技術および方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
本城 雅則 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994316095
Publication number (International publication number)：1995202645
Application date： Nov. 28, 1994
Publication date： Aug. 04, 1995
Summary：
【要約】【目的】 非同期設計で用いられる新規のRSラッチが提供される。【構成】 このRSラッチは、スキャン・チェーン信号がスキャン可能なRSラッチの内外に伝播するための基礎を提供する追加の回路構成を用いることによりスキャン可能となる。このようなスキャン可能なRSラッチは、非同期設計の試験を大いに促進する。
Claim (excerpt)：
非同期設計で用いるための、反転セットおよび反転リセット信号に応答する入力と、第1および第2相補出力信号を与える第1および第2出力とを有するスキャン可能なRSラッチであって:第1組の制御信号に応答して信号反転セット,信号反転リセットまたは信号スキャンインを第1マルチプレクサ手段の出力に選択的に伝える第1マルチプレクサ手段(50,52);クロック信号に応答して前記第1マルチプレクサ手段の前記出力に現れる信号の論理値を記憶する第1ラッチ手段(56,54,58,60,62)であって、第1および第2入力と第1および第2出力とを有する第1ラッチ手段であり、前記第1ラッチ手段の前記第1および第2入力が前記第1マルチプレクサ手段の前記出力に結合されている第1ラッチ手段;および前記クロック信号に応答して前記第1ラッチ手段の前記第1および第2出力に現れる信号の論理値を記憶する第2ラッチ手段(66,68,11,12)であって、第1および第2入力と第1および第2出力とを有する第2ラッチ手段であり、前記第2ラッチ手段の前記第1および第2入力が前記第1ラッチ手段の前記第1および第2出力に結合され、前記第2ラッチ手段の前記第1および第2出力が第1および第2相補出力信号を与え、前記第2ラッチ手段の前記第1出力がスキャンアウト信号を与える第2ラッチ手段;によって構成されることを特徴とするRSラッチ。
IPC (2)：
Patent cited by the Patent：
Cited by examiner (6)
Show all
Return to Previous Page
