Pat

J-GLOBAL ID：200903078145989218

半導体集積回路装置

Inventor： 小林 克美
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998096487
Publication number (International publication number)：1999295399
Application date： Apr. 08, 1998
Publication date： Oct. 29, 1999
Summary：

【要約】【課題】リセット端子と他の入力端子を有し、リセット時には他の入力信号を使用しない半導体集積回路装置において、専用テスト端子を追加することなくリセット端子と他の入力端子を活用することによって、テストモード状態を設定する。【解決手段】テストモードの設定は、リセット端子2を1状態にすると、テストモード設定回路用リセット信号8は1状態となり、テストモード設定回路3のリセット状態は解除され、被テスト回路用リセット信号6は0状態となり、被テスト回路7はリセット状態となる。リセット端子2が1状態の間、入力端子1にクロックパルス列を一定期間入力端子1に印加した後に、テストモード設定回路3から出力されるテストモード信号5は1状態となる。また、同時に被テスト回路用リセット信号6は1状態となり、被テスト回路7のリセット状態は解除され被テスト回路7はテストモード状態となる。

Claim (excerpt)：

a)リセット端子と他の入力端子を有し、リセット時は他の入力端子を使用しない半導体集積回路装置において、b)リセット時に前記の入力端子に入力する信号によって、テストモード状態に設定し、c)前記リセット端子に入力する信号を元に戻すことにより、テストモードの解除を行う機能を有することを特徴とする半導体集積回路装置。

IPC (4)：

G01R 31/3185 ,  G01R 31/28 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

G01R 31/28 W ,  H01L 27/04 T