Pat

J-GLOBAL ID：200903078176146049

半導体記憶素子およびその製法

Inventor： 鮫島 克己
Applicant, Patent owner： ローム株式会社
Agent (1)： 朝日奈 宗太 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991281624
Publication number (International publication number)：1993121758
Application date： Oct. 28, 1991
Publication date： May. 18, 1993
Summary：

【要約】【目的】 強誘電体膜を使用した半導体記憶素子で、強誘電体膜のパターニングを選択比の小さいエッチングで行っても、半導体材料などにダメージを与えず、しかも効率のよい分極反転を行う半導体記憶素子およびその製法を提供する。【構成】 半導体基板表面にソース領域2とドレイン領域3を形成し、そのソース領域2とドレイン領域3の上に低誘電率膜を形成したのち、ソース領域2とドレイン領域3とで挟まれたチャネル領域6上に強誘電体膜を形成し、前記強誘電体膜7と前記低誘電率膜14、15の表面とが同一面に形成されるように構成したもの。

Claim (excerpt)：

半導体基板に形成されたソース領域と、ドレイン領域と、チャネル領域と、該チャネル領域上で前記半導体基板上に形成された強誘電体膜と電極膜とからなる半導体記憶素子であって、前記ソース領域およびドレイン領域上に低誘電率の誘電体膜である低誘電率膜が形成され、前記チャネル領域上の強誘電体膜がその上面が前記低誘電率膜の上面と同一面に形成され、前記低誘電率膜上に前記電極膜の端部が形成されていることを特徴とする半導体記憶素子。

IPC (4)：

H01L 29/788 ,  H01L 29/792 ,  G11C 11/22 ,  G11C 16/02

FI (2)：

H01L 29/78 371 ,  G11C 17/00 307 E