Pat
J-GLOBAL ID：200903078219443972

半導体記憶装置の情報消去方法

Inventor：
鍛治田 達也

About 鍛治田 達也


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1991347343
Publication number (International publication number)：1993183171
Application date： Dec. 27, 1991
Publication date： Jul. 23, 1993
Summary：
【要約】【目的】浮遊電極と制御電極を有する半導体記憶装置の情報消去方法に関し、高電圧を印加することなく、消費電流を低減することができる半導体記憶装置の情報消去方法を提供することを目的とする。【構成】情報を消去するメモリトランジスタAの制御電極20aに-10Vを印加し、p型シリコン基板10に+10Vを印加し、制御電極20aとp型シリコン基板10間に所定値以上の20Vの電圧を印加して浮遊電極20aに蓄積された電荷をp型シリコン基板10に引き抜くことにより、メモリトランジスタAに書き込まれた情報を消去する。情報を消去しないメモリトランジスタBの制御電極20bにはp型シリコン基板10と同じ+10Vを印加して浮遊電極20aに蓄積された電荷をp型シリコン基板10に引き抜かないようにする。
Claim (excerpt)：
半導体層上にゲート酸化膜を介して浮遊電極が形成され、前記浮遊電極上に層間絶縁膜を介して制御電極が形成された複数のメモリトランジスタを有し、前記浮遊電極に電荷を蓄積することにより前記メモリトランジスタに情報を書き込む半導体記憶装置の情報消去方法において、前記メモリトランジスタの制御電極に負の電圧を印加し、前記半導体層に正の電圧を印加し、前記制御電極と前記半導体層との間に所定値以上の電圧を印加して前記浮遊電極に蓄積された電荷を前記半導体層に引き抜くことにより、前記メモリトランジスタに書き込まれた情報を消去することを特徴とする半導体記憶装置の情報消去方法。
IPC (4)：
H01L 29/788 ,  H01L 29/792 ,  G11C 16/06 ,  H01L 27/115
FI (3)：
H01L 29/78 371 ,  G11C 17/00 309 C ,  H01L 27/10 434
Patent cited by the Patent：
Cited by examiner (5)
  • 特開平4-229655
  • 特開昭62-119796
  • 特開平3-074881
Show all

Return to Previous Page

TOP

BOTTOM