Pat
J-GLOBAL ID：200903078225138081
半導体実装構造およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997194404
Publication number (International publication number)：1999040709
Application date： Jul. 18, 1997
Publication date： Feb. 12, 1999
Summary：
【要約】【課題】 半導体ベアチップ回路の誤動作が起こりにくい構造で、雑音の外部放射の遮断特性の優れた、半導体ベアチップ裏面での雑音の放射と混入とが起こりにくい構造で、静電気に弱い構造のトランジスタでも静電破壊が起こりにくい半導体実装構造を提供する。【解決手段】 半導体ベアチップ1の側面に、絶縁性樹脂8がを塗布されている。基板6の上で半導体ベアチップ1に対向しない部分に制御用電極5が設けられている。半導体ベアチップ1の周囲および制御用電極5の上面を覆うように、導電性樹脂7が塗布されている。
Claim (excerpt)：
半導体ベアチップがその電極面を基板側に向けて配置され、前記半導体ベアチップの電極がバンプを介して前記基板上の回路パターンと接続され、前記半導体ベアチップと前記基板との間が樹脂で固定されている構造を有するフリップチップ実装構造において、導電性樹脂が前記半導体ベアチップの周囲に塗布された構造を備えることを特徴とする半導体実装構造。
IPC (3)：
H01L 23/29
, H01L 23/31
, H01L 21/56
H01L 23/30 B
, H01L 21/56 Z
