Pat

J-GLOBAL ID：200903078229015979

半導体パッケージ及び半導体装置

Inventor： 堀内 道夫 ,  竹内 之治 ,  松木 隆一
Applicant, Patent owner： 新光電気工業株式会社
Agent (1)： 綿貫 隆夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996141425
Publication number (International publication number)：1997321168
Application date： Jun. 04, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】 半導体装置を実装した際に接合部に作用する熱応力を緩和して、信頼性の高い半導体装置に実装を可能とし、半導体装置の大型化を可能にして多ピン化を図る。【解決手段】 回路基板10の素子搭載面に半導体素子30が搭載され、前記回路基板10の実装面に形成された電極パッド14にはんだボール等の外部接続端子12が電気的に接続されて成る半導体装置において、前記回路基板10の実装面にヤング率1.0×104 kgf/mm2 以下、厚さ0.05mm以上の絶縁性緩衝フィルム層40が被着形成され、該絶縁性緩衝フィルム層40の前記電極パッド14と対応する部位に貫通孔42が透設され、該貫通孔42内に導電材料から成る導通部44が形成され、該導通部44により前記電極パッド14と外部接続端子12とが接続されたことを特徴とする。

Claim (excerpt)：

半導体素子が搭載される回路基板の実装面に、はんだボール等の外部接続端子が電気的に導通して取り付けられる端子パッドが設けられ、該端子パッドが設けられた前記回路基板の外面に、ヤング率1.0×104 kgf/mm2 以下、厚さ0.05mm以上の電気的絶縁性を有する絶縁緩衝層が被着形成され、該絶縁緩衝層の前記端子パッドに対応する部位に貫通孔が透設されたことを特徴とする半導体パッケージ。