Pat

J-GLOBAL ID：200903078235027105

メモリ実装システム

Inventor： 榊原 俊一郎 ,  持田 哲也 ,  秋元 一泰
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1996162562
Publication number (International publication number)：1998012333
Application date： Jun. 24, 1996
Publication date： Jan. 16, 1998
Summary：

【要約】【課題】 厚さ寸法の異なるメモリモジュールを効果的に実装する。【解決手段】 モジュール基板71(81)に搭載するメモリパッケージ72(82)の厚さの相違によって、全体の厚さ寸法aおよび厚さ寸法bが異なるメモリモジュール70およびメモリモジュール80の少なくとも一方を、厚さ方向に配列してメモリモジュールソケット60に搭載するメモリ実装システムにおいて、前記メモリモジュール70,80が挿抜されるメモリモジュールソケット60の幅寸法cおよび隣接間隙dが、a<c+d<b<2(c+d)の条件を満たすように設定し、薄いメモリモジュール70は全てのメモリモジュールソケット60に密に装着され、厚いメモリモジュール80は、一つおきのメモリモジュールソケット60に装着可能にするとともに、各メモリモジュールソケット60は、一つおきに個別の共通のアドレス線およびデータ線に接続されるようにした。

Claim (excerpt)：

複数のモジュールソケットと、前記モジュールソケットに対して挿抜され、厚さ方向に互いにほぼ平行な姿勢で配列されて実装されるメモリモジュールとを含むメモリ実装システムであって、互いに配列方向における厚さ寸法の異なる2種類以上の前記メモリモジュールを実装可能にしたことを特徴とするメモリ実装システム。

IPC (2)：

H01R 23/68 301 ,  G11C 5/00 301

FI (2)：

H01R 23/68 301 A ,  G11C 5/00 301 B