Pat

J-GLOBAL ID：200903078311480582

機能テストプログラム生成システム

Inventor： 西田 康二 ,  谷 隆浩
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1992223906
Publication number (International publication number)：1994068190
Application date： Aug. 24, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 LSIの実機の機能テストに要する人手及び時間を減少させる。【構成】 MAX遅延結果保持部2及び MIN遅延結果保持部3がそれぞれ保持する、各動作条件下での MAX遅延及び MIN遅延のタイミングシミュレーション結果において、 MAX遅延と MIN遅延との間に生じた遅延時間差が、マージン値情報保持部4が保持する MAX遅延及び MIN遅延の遅延時間差の製品規格上の許容値を超えない場合は遅延時間差が生じる期間のテストパターンをストローブマスクした共用テストプログラム6を生成する一方、遅延時間差が許容値を超えて動作エラーを生じさせる場合は、その動作条件をエラーリスト7として出力する。

Claim (excerpt)：

入力信号列を模擬回路に与え、各動作条件下での回路構成要素それぞれの最大遅延及び最小遅延を設定したタイミングシミュレーションを実行した結果、期待される信号伝搬パターンとして得られたテストパターンと、前記入力信号列を実回路に入力した結果得られる該実回路での信号伝搬パターンとを比較して、該実回路における信号伝搬遅延が仕様を満足しているか否かを検証すべき機能テストプログラムを生成するシステムにおいて、最大遅延時及び最小遅延時における遅延時間差の許容値を記憶する手段と、最大遅延時と最小遅延時とのタイミングシミュレーションで遅延時間差が生じる信号伝搬期間での最大遅延時と最小遅延時との遅延時間差が前記許容値を超えない場合は、該信号伝搬期間におけるテストパターンと該信号伝搬期間における実回路での信号伝搬パターンとを比較しない機能テストプログラムを生成する手段と、前記遅延時間差が前記許容値を超えて動作エラーを生じさせる場合は、該動作エラーを生じさせる動作条件を出力する手段とを備えたことを特徴とする機能テストプログラム生成システム。