Pat

J-GLOBAL ID：200903078318924133

トレンチDRAMセル

Inventor： テッケマーダティル・ヴェラユダン・ラジェーヴァクマル
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996009846
Publication number (International publication number)：1996241966
Application date： Jan. 24, 1996
Publication date： Sep. 17, 1996
Summary：

【要約】【課題】 セル面積がわずか4リソグラフィ平方単位の高密度クロス・ポイント折り畳みビット線トレンチDRAMセルを提供する。【解決手段】 アクセス・デバイス(トランジスタ素子)(18、5、6、13)が、トレンチの側面に垂直方向に配置される。好ましい実施形態では、ポリシリコン・スペーサ・ワード線(6、7)を使用する。浅いトレンチ(16)の深さを深くすることによって、セル面積を大きくせずにワード線の幅を広げることができる。この結果、ワード線のRC時定数が小さくなるため、セルのアクセスがより高速になる。記憶ノードならびにアクセス・デバイスへの拡散接点(13)がトレンチの一方の側面に配置され、特にスケーリングによる隣り合ったノード間の相互作用を最小限に抑える。

Claim (excerpt)：

基板と、基板内にあって、誘電材料で被覆され、ポリシリコンで部分的に充填され、前記ポリシリコンの上面が絶縁キャップで覆われ、前記ポリシリコンの一部分が前記誘電材料を貫いて突出し前記基板と接触するトレンチと、前記トレンチの壁面に沿って前記絶縁キャップの上に配置された第1対のワード線と、前記基板の表面に近接し、かつ前記ポリシリコンの前記一部分が突出している前記トレンチの壁面に隣接する第1の拡散領域と、前記トレンチの壁面に沿って基板内に配置され、前記ポリシリコンの前記突出している部分と第1の拡散領域とを結合するゲートとを含むトレンチDRAMセル。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3)：

H01L 27/10 671 A ,  H01L 27/04 C ,  H01L 27/10 625 A

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭63-308370
  
• 特開昭63-187661