半導体リレー回路

Inventor： , ,
Applicant, Patent owner：
Agent (1)：倉田政彦
Gazette classification：公開公報
Application number (International application number)：1991329123
Publication number (International publication number)：1993167412
Application date： Dec. 12, 1991
Publication date： Jul. 02, 1993
Summary：

【要約】【目的】出力用FETのゲート・ソース間容量の充放電加速回路を備えた光結合型の半導体リレー回路において、高耐圧と低オン抵抗を両立させる。【構成】発光ダイオード2からの光信号の発生時にフォトダイオードアレイ7に発生する光起電力により出力用FET9aのゲート・ソース間を充電する半導体リレー回路において、前記光信号の発生時に導通状態となる制御用トランジスタ5を逆流阻止用の2個のダイオード8a,8cを介して出力用FET9aのドレイン・ゲート間に接続し、少なくとも1個のダイオード8cを遮光した。【効果】負荷側の耐圧はダイオード8aで分担し、出力用FET9aのゲート・ソース間電圧低下の原因となる光電流はダイオード8cで阻止できるので、高耐圧を維持しながらオン抵抗を低くできる。

Claim (excerpt)：

入力信号に応答して光信号を発生する発光ダイオードと、発光ダイオードの光信号を受光するように配置されたフォトダイオードアレイと、フォトダイオードアレイの光起電力をゲート・ソース間に印加されてドレイン・ソース間の導通状態と非導通状態が切り替わる出力用FETと、出力用FETのゲート・ソース間の放電経路を構成する制御回路とを備え、出力用FETのドレイン・ゲート間に前記発光ダイオードの光信号の発生時に導通する半導体素子と2個の逆流阻止用の整流素子を直列的に接続し、前記2個の整流素子の少なくとも一方を遮光したことを特徴とする半導体リレー回路。

IPC (2)：

H03K 17/78 , H01L 31/12

Patent cited by the Patent：

Cited by examiner (5)

特開平3-088419
特開昭57-027078
特開昭63-254736

Show all

Return to Previous Page