Pat

J-GLOBAL ID：200903078415600482

半導体素子の金属配線製造方法

Inventor： 金 鼎泰 ,  朴 興洛
Applicant, Patent owner： 現代電子産業株式会社
Agent (1)： 荒船 博司 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996292015
Publication number (International publication number)：1997172083
Application date： Nov. 01, 1996
Publication date： Jun. 30, 1997
Summary：

【要約】【課題】 下部の導電層にコンタクトされる金属配線を形成する際、CVD(chemical vapor deposition)法で抵抗が小さいTiN層をコンタクトホールに満たし、その上部に金属層を蒸着することである。【解決手段】 半導体基板上にコンタクトホールを形成し、その上部にTiN層をCVD方法により形成し、前記TiN層をN2やH2、又はその混合ガス雰囲気のプラズマで表面を処理する一連の過程を繰り返し行い、コンタクトホールを完全に満たすことによりコンタクトホールでボイドの発生を防止し、コンタクト抵抗を最小化させ金属配線工程の収率を向上させる。

Claim (excerpt)：

下部導電性上に層間絶縁膜を形成する工程と、前記層間絶縁膜の一定部分をエッチングしコンタクトホールを形成する工程と、 表面全体に薄い窒化チタン層を化学的気相成長法によって形成する工程と、前記窒化チタン層の抵抗を減少させるため前記窒化チタン層をプラズマ処理する工程と、前記窒化チタン層を化学的気相成長法によって形成する工程と前記窒化チタン層をプラズマ処理する工程が繰り返し行われ、プラズマ処理された窒化チタン層によってコンタクトホールを十分に満たす工程と、前記プラズマ処理された窒化チタン層をエッチングし、コンタクトホールにのみ前記プラズマ処理された窒化チタン層が満たされたコンタクトプラグを形成する工程と、表面全体に金属層を形成する工程とを含むことを特徴とする半導体素子の金属配線製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/28 301

FI (2)：

H01L 21/90 D ,  H01L 21/28 301 R