Pat

J-GLOBAL ID：200903078545517617

半導体集積回路の作製方法

Inventor： 張 宏勇 ,  大沼 英人 ,  竹村 保彦
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1997108243
Publication number (International publication number)：1998056181
Application date： Jan. 08, 1994
Publication date： Feb. 24, 1998
Summary：

【要約】【課題】 Nチャネル型とPチャネル型の電界効果トランジスタを同一基板上に有する半導体集積回路において、好適な作製方法を提供する。【解決手段】 電界効果トランジスタ、特に薄膜トランジスタ(TFT)のソース/ドレインのドーピングの工程において、P型不純物としてホウ素を、また、N型不純物として燐をドーピングする場合に、ホウ素のドーピングの際にはソース/ドレイン上に絶縁被膜を形成した状態で高速のホウ素イオンを注入する。一方、燐のドーピングの際には、ソース/ドレインの表面を露出せしめて燐イオンを注入する。

Claim (excerpt)：

絶縁表面を有する基板上に島状の半導体薄膜を形成する第1の工程と、前記半導体被膜を覆って、絶縁被膜を形成する第2の工程と、前記絶縁被膜状にゲイト電極を形成する第3の工程と、前記ゲイト電極にそって、セルフアライン的にホウ素を含む加速されたイオンを注入する第4の工程と、前記島状半導体領域のうち、少なくともN型の半導体とすべき領域の前記絶縁被膜を除去して、実質的に島状半導体領域を露出せしめる第5の工程と、燐もしくは砒素を含む加速されたイオンを、前記N型の半導体とすべき領域に選択的に注入する第6の工程とを有することを特徴とする半導体集積回路の作製方法。

IPC (4)：

H01L 29/786 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/336

FI (4)：

H01L 29/78 613 A ,  H01L 27/08 321 E ,  H01L 27/08 321 B ,  H01L 29/78 616 M

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-310574
  
• 特開平1-310574
  
• 薄膜半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-088864   Applicant：セイコーエプソン株式会社