Pat

J-GLOBAL ID：200903078600264626

半導体装置の製造方法

Inventor： 山崎 隆浩 ,  小坂 裕子 ,  金田 千穂子
Applicant, Patent owner： 富士通株式会社
Agent (1)： 眞鍋 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：2002117532
Publication number (International publication number)：2003318123
Application date： Apr. 19, 2002
Publication date： Nov. 07, 2003
Summary：

【要約】【課題】 半導体装置の製造方法に関し、高誘電率絶縁薄膜を成膜した後、簡単な手段を施すことで、熱処理を行っても非晶質相が結晶相に相転移したり、或いは、相分離を生じることがないようにして、高誘電率絶縁薄膜の物理的特性及び電気的特性を均一に維持できるようにする。【解決手段】 シリコン半導体基板1を覆う極薄絶縁膜3上に高誘電率非晶質ゲート絶縁膜4を形成し、仮のソース電極11S及びドレイン電極11Dを用いて高誘電率非晶質ゲート絶縁膜4に対して基板面と平行方向の電場を印加した状態で、ソース領域及びドレイン領域を構成する為にイオン注入された不純物の安定化熱処理を行う。

Claim (excerpt)：

基板を覆う絶縁薄膜上に高誘電率非晶質絶縁薄膜を形成する工程と、該高誘電率非晶質絶縁薄膜に対して前記基板面と平行方向の電場を印加した状態で熱処理を行う工程とが含まれてなることを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/265 602 ,  H01L 21/283 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/78

FI (5)：

H01L 21/265 602 B ,  H01L 21/283 B ,  H01L 29/78 301 G ,  H01L 29/78 301 S ,  H01L 29/58 G

F-Term (34)：

4M104CC05 ,  4M104EE16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F140AA00 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD11 ,  5F140BE09 ,  5F140BE13 ,  5F140BE16 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG14 ,  5F140BG28 ,  5F140BG38 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ04 ,  5F140BJ11 ,  5F140BJ18 ,  5F140BK02 ,  5F140BK13 ,  5F140BK20 ,  5F140BK30 ,  5F140BK32 ,  5F140CB01 ,  5F140CC03