Pat

J-GLOBAL ID：200903078658195250

薄膜トランジスタの製造方法

Inventor： 尾崎 喜義 ,  出島 芳夫 ,  加藤 真也 ,  石割 秀敏 ,  嶋田 裕行 ,  井上 淳 ,  廣田 四郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1994047430
Publication number (International publication number)：1995263700
Application date： Mar. 17, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】【目的】液晶表示装置の液晶駆動に用いられる薄膜トランジスタの製造方法に関し、Al膜と透明導電膜との接触抵抗のばらつきを抑制し、接触抵抗を小さく保持する。【構成】透明基板21上に形成された薄膜トランジスタのソース/ドレイン電極33aであって、少なくとも上部2層の導電膜が上層から順次Al膜31及び高融点金属膜30となっているソース/ドレイン電極33aを被覆して絶縁膜35を形成する工程と、ソース/ドレイン電極33a上の絶縁膜35に開口36bを形成する工程と、開口36bを介してソース/ドレイン電極33aの最上層のAl膜31をエッチングし、除去して下地の高融点金属膜30を表出する工程と、開口36b内の高融点金属膜30と接触して透明導電膜37bを形成する工程とを有する。

Claim (excerpt)：

透明基板上に形成された薄膜トランジスタのソース/ドレイン電極であって、少なくとも最上層の導電膜がAl膜となっている前記ソース/ドレイン電極を被覆して絶縁膜を形成する工程と、前記ソース/ドレイン電極上の前記絶縁膜に開口を形成する工程と、前記開口を介して前記開口内の前記Al膜をエッチングする工程と、前記開口内の前記ソース/ドレイン電極と接触する透明導電膜を形成する工程とを有する薄膜トランジスタの製造方法。

IPC (4)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 29/40