Pat
J-GLOBAL ID:200903078699239571

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1998295527
Publication number (International publication number):2000124329
Application date: Oct. 16, 1998
Publication date: Apr. 28, 2000
Summary:
【要約】【課題】CMOSトランジスタの微細化を図ること。【解決手段】n型シリコン基板1とp型ウェル2との界面を含む領域に、共通のドレイン領域としてショットキードレイン電極6を形成することによって、従来存在していた素子分離絶縁膜を省く。
Claim (excerpt):
第1導電型半導体基板の表面に第2導電型チャネルが誘起される第1の電界効果トランジスタと、前記第1導電型半導体基板の表面に形成された第2導電型ウェル層の表面にチャネルが誘起される第2の電界効果トランジスタとからなるCMOSトランジスタを具備してなり、前記第1および第2の電界効果トランジスタは、第1のショットキー電極を共通のドレイン領域とすることを特徴とする半導体装置。
IPC (2):
H01L 21/8238 ,  H01L 27/092
FI (2):
H01L 27/08 321 E ,  H01L 27/08 321 N
F-Term (13):
5F048AA01 ,  5F048AA07 ,  5F048AA09 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BC02 ,  5F048BC05 ,  5F048BC19 ,  5F048BE09 ,  5F048BE10 ,  5F048BF17
Patent cited by the Patent:
Cited by examiner (3)
  • 特開平2-086163
  • 特開昭58-223362
  • 特開昭63-168046

Return to Previous Page