Pat

J-GLOBAL ID：200903078771809906

半導体装置の実装方法

Inventor： 高山 佳久
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994060764
Publication number (International publication number)：1995273146
Application date： Mar. 30, 1994
Publication date： Oct. 20, 1995
Summary：

【要約】【目的】 半導体装置の実装方法に関し、特に半導体装置をベアチップ状態で配線基板にフェースダウンにより実装するフリップチップ実装において、歩留まりを高くする。【構成】 多層配線基板3の表面には、半導体装置1の半田バンプ2と対向する位置に凹部4を形成している。実装工程は、凹部4に半田ペースト6を充填・固化する。固化した第1の半田ペースト6上の凹部4の空間に、半田バンプ2と第1の半田ペーストの融点より低い融点を持つ第2の半田ペースト7を充填する。半田バンプ2と凹部4とが整合するよう半導体装置1を多層配線基板3上に載置し、第2の半田ペースト7の融点温度にてリフロー処理を行う。

Claim (excerpt)：

半導体装置の半田バンプに対向して、配線基板の表面に形成した凹部に、第1の半田ペーストを充填し固化する工程と、前記固化によって収縮した第1の半田ペースト上の前記凹部の空間を、前記半田バンプ及び第1の半田ペーストより融点が低い第2の半田ペーストにより充填する工程と、前記配線基板の凹部と前記半導体装置の半田バンプとの位置を合わせ、前記第1の半田ペースト及び半田バンプの融点より低く、第2の半田ペーストより高い温度のリフロー処理により、前記配線基板と前記半導体装置とを接続する工程とからなる半導体装置の実装方法。