Pat

J-GLOBAL ID：200903078774002280

遅延故障シミュレーション方法、及び遅延故障解析装置

Inventor： 後藤 正樹 ,  小谷 浩
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 玉村 静世
Gazette classification：公開公報
Application number (International application number)：1994334845
Publication number (International publication number)：1996180095
Application date： Dec. 20, 1994
Publication date： Jul. 12, 1996
Summary：

【要約】【目的】 縮退故障モデルで遅延故障を模擬できる遅延故障シミュレーション方法を提供する。【構成】 計算機を介して模擬される回路の信号パスに遅延セル31,32を挿入する。一方は立上りエッジ他方は立下りエッジに関する遅延故障を仮定する。夫々の遅延セルは遅延故障を仮定するための遅延量を以て信号を伝達する遅延状態と遅延故障を生じさせずに信号を伝達するノーマル状態とが選択端子N7,N8の論理値で選択可能にされる。遅延状態の遅延セルの選択端子を縮退故障ノードと仮定して縮退故障シミュレーションを行い、該シミュレーション結果において上記仮定された縮退故障ノードによる故障を信号パスにおける遅延故障に置き換えて、実際のテスト結果に対応されるべき故障個所を解析する。

Claim (excerpt)：

計算機を介して模擬される回路の信号パスに遅延セルを挿入し、該遅延セルは上記信号パスに遅延故障を仮定するための遅延量を以て入力信号を出力に伝達する遅延状態と上記信号パスに遅延故障を生じさせずに入力信号を出力に伝達するノーマル状態とが選択可能にされ、遅延状態を選択した遅延セルの選択端子を縮退故障ノードと仮定して縮退故障シミュレーションを行い、そのシミュレーション結果において上記仮定された縮退故障ノードによる故障を上記信号パスにおける遅延故障に置き換えて、実際のテスト結果に対応されるべき故障個所を解析することを特徴とする遅延故障シミュレーション方法。

IPC (3)：

G06F 17/50 ,  G06F 11/25 ,  G06F 17/00

FI (4)：

G06F 15/60 672 D ,  G06F 11/26 310 ,  G06F 15/20 D ,  G06F 15/60 668 A