Pat

J-GLOBAL ID：200903078781078101

半導体装置およびその製造方法

Inventor： 秋山 肇
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998364875
Publication number (International publication number)：2000188405
Application date： Dec. 22, 1998
Publication date： Jul. 04, 2000
Summary：

【要約】【課題】 装置の動作独度を高める。【解決手段】 p+領域5の露出面には、ホールの消滅を促進するライフタイムキラーを含有する低ライフタイム領域6が、選択的に形成されている。低ライフタイム領域6に接続される主電極15と、低ライフタイム領域6以外のp+領域5の部分に接続される主電極16とが、アノード電極として配設されている。n+領域9には、主電極17がカソード電極として接続されている。主電極16は、主電極17から見て、主電極15よりも遠くに位置している。低ライフタイム領域6は、主電極15が埋設されるコンタクトホール12を通じて、Arイオンを100keV〜200keVのエネルギーで照射し、その後、熱処理を加えることによって形成される。ターンオフ時の過渡電流を担うホールの大半部は、低ライフタイム領域6を通過するので、過渡電流の消滅が促進され、動作速度が向上する。

Claim (excerpt)：

半導体装置であって、絶縁層と、当該絶縁層の上に形成され当該絶縁層とは反対側に主面を規定する半導体層と、を備え、前記半導体層は、前記主面に選択的に露出し不純物を含有する第1半導体領域と、前記主面に選択的に露出し前記第1半導体領域との間にpn接合を有する第2半導体領域と、を備え、前記第1半導体領域は、当該第1半導体領域の多数キャリアの消滅を促進するライフタイムキラーが選択的に導入され、前記pn接合には達しない低ライフタイム領域を、その一部に備え、前記半導体装置は、前記主面の中で前記低ライフタイム領域の直上の領域に接続された第1電極と、前記主面の中で前記第2半導体領域が露出する領域に接続された第2電極と、をさらに備える半導体装置。

IPC (4)：

H01L 29/861 ,  H01L 21/322 ,  H01L 29/78 ,  H01L 21/336

FI (4)：

H01L 29/91 J ,  H01L 21/322 L ,  H01L 29/78 655 Z ,  H01L 29/78 658 H