Pat

J-GLOBAL ID：200903078897273076

半導体装置の製造方法

Inventor： 西川 健一 ,  箭内 良広
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996017437
Publication number (International publication number)：1997213609
Application date： Feb. 02, 1996
Publication date： Aug. 15, 1997
Summary：

【要約】【課題】従来のリソグラフィー技術においては、レジスト膜にマスク形成のための露光をおこなうと、レチクルのマスクパターンのうち、コンタクトホール等の四隅の角で散乱し、描画されたパターン形状が忠実にレジスト膜に転写できず、本来□形状の四隅が丸くなり、パターン崩れが発生して、設計通りのパターン形成ができない。【解決手段】本発明の半導体装置の製造方法は、リソグラフィー技術によってレジスト膜をパターンニングする場合において、設計されたパターン形状をそれぞれに角形を有さないマスクパターン形状に分割したレチクルを作成し、それらのレチクルを用いてレジスト膜の途中まで順次露光して最後のレチクルでレジスト膜の底まで感光するように露光し、所望するパターン形状をレジスト膜に対して忠実に感光させる。

Claim (excerpt)：

半導体装置製造に用いるリソグラフィー技術において、1つのレジストマスクのパターン形状を複数のパターンに分割した複数n個のレチクルを用いて、各レチクルをマスクとして、それぞれに一回の露光でレジストマスクとなるレジスト膜の深さ方向に1/nづつの深さに達する露光を行い、全部のレチクルにわたる露光で前記レジスト膜の底部まで露光した後、現像処理し、前記レジストマスクのパターン形状を形成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/027 ,  G03F 7/20 521

FI (3)：

H01L 21/30 502 C ,  G03F 7/20 521 ,  H01L 21/30 502 P