Pat
J-GLOBAL ID：200903078967965531

半導体装置および半導体装置の製造方法

Inventor：
松本 一治

About 松本 一治


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：2006107148
Publication number (International publication number)：2007281273
Application date： Apr. 10, 2006
Publication date： Oct. 25, 2007
Summary：
【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。【解決手段】基板10に形成された導電層(エミッタキャップ層15)に接続されるもので庇部20a有するコンタクト電極(エミッタ電極)20と、エミッタ電極20の庇部20a下の空洞28部分に埋め込まれた絶縁膜31と、エミッタ電極20および絶縁膜31側部を被覆する層間絶縁膜21と、層間絶縁膜21に形成された接続孔24を通じてエミッタ電極20に接続されるとともに、層間絶縁膜21上をエミッタ電極20上より電極周辺部に配設されている配線27とを備えたことを特徴とする。【選択図】図1
Claim (excerpt)：
基板に形成された導電層に接続されるもので庇部を有する電極と、 前記電極の庇部下の空洞部分に埋め込まれた絶縁膜と、 前記電極および前記絶縁膜側部を被覆する層間絶縁膜と、 前記層間絶縁膜に形成された接続孔を通じて前記電極に接続されるとともに、前記層間絶縁膜上を前記電極上より前記電極周辺部に配設されている配線と を備えたことを特徴とする半導体装置。
IPC (3)：
H01L 21/331 ,  H01L 29/737 ,  H01L 29/41
FI (2)：
H01L29/72 H ,  H01L29/44 S
F-Term (29)：
4M104AA04 ,  4M104BB14 ,  4M104BB15 ,  4M104CC01 ,  4M104DD17 ,  4M104EE01 ,  4M104EE17 ,  4M104EE18 ,  4M104FF07 ,  4M104FF13 ,  4M104GG06 ,  4M104HH13 ,  5F003AP02 ,  5F003AP03 ,  5F003BA92 ,  5F003BC08 ,  5F003BE02 ,  5F003BE08 ,  5F003BE90 ,  5F003BF06 ,  5F003BG06 ,  5F003BH08 ,  5F003BH18 ,  5F003BH93 ,  5F003BH99 ,  5F003BM03 ,  5F003BP31 ,  5F003BP41 ,  5F003BP93
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM