Pat

J-GLOBAL ID：200903078991943310

半導体の実装構造

Inventor： 石田 芳弘
Applicant, Patent owner： シチズン時計株式会社
Gazette classification：公開公報
Application number (International application number)：1996098279
Publication number (International publication number)：1997289227
Application date： Apr. 19, 1996
Publication date： Nov. 04, 1997
Summary：

【要約】【課題】 パターン電極の配置が規制されない高信頼性の半導体の実装構造。【解決手段】 ICチップ1のパッド電極を半田バンプ2で回路基板3上に形成したパターン電極4のボンディングパッド4aにフリップチップボンディングし封止樹脂6で封止した半導体の実装構造において、前記ICチップ1のパッド電極面と対向する回路基板3のボンディングパッド4aを除く表面に、レジスト5を形成することにより、回路基板3面の引出し線部4cの段差がなだらかになる。封止樹脂6の流れは良く気泡の発生はない。また、レジスト5は封止樹脂6の外周への流れを規制する溝部を設け、更に、パターン電極4が露出する前記溝部をICチップ1を取り巻く枠部材を固定する接着剤を充填する。

Claim (excerpt)：

ICチップのパッド電極を回路基板のボンディングパッドにフリップチップボンディングし封止樹脂で封止する半導体の実装構造において、前記ICチップのパッド電極面と対向する前記回路基板の前記ボンディングパッドを除く表面に、レジストを形成したことを特徴とする半導体の実装構造。