Pat
J-GLOBAL ID：200903079024297692
電界効果トランジスタ
Inventor：
,
Applicant, Patent owner：
Agent (1)：
岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1993130481
Publication number (International publication number)：1994342812
Application date： Jun. 01, 1993
Publication date： Dec. 13, 1994
Summary：
【要約】【目的】 Inを含む電界効果トランジスタにおいて、ゲートリーク電流が少なく、ゲート耐圧が大きい電界効果トランジスタを提供するものである。【構成】 ゲート電極の下にInAlAs層を含むトランジスタにおいて、ゲート直下のInAlAs層中にInAlAs層より電子親和力の小さい第1の半導体層を含むことを特徴とする。本発明の電界効果トランジスタは、InAlAs層より電子親和力の小さい第1の半導体層4の上にInAlAs層5が存在するため、ゲート電極7を形成するためのn型InGaAs層6をエッチング除去の際、歩留まり良く、第1の半導体層を残したまま上層のInAlAs層5でエッチングが停止できる。【効果】 ゲートリーク電流が少なく、ゲート耐圧が向上した電界効果トランジスタが歩留まり、再現性良く得られる。
Claim (excerpt)：
ゲート電極の下にInAlAs層を含む電界効果トランジスタにおいて、ゲート電極の下のInAlAs層中にInAlAs層より電子親和力の小さい第1の半導体層を含むことを特徴とする電界効果トランジスタ。
IPC (3)：
H01L 21/338
, H01L 29/812
, H01L 21/20
