Pat

J-GLOBAL ID：200903079043093410

利得可変増幅回路

Inventor： 高野 健一 ,  石川 明彦
Applicant, Patent owner： 富士通株式会社
Agent (1)： 茂泉 修司
Gazette classification：公開公報
Application number (International application number)：1997339683
Publication number (International publication number)：1999177357
Application date： Dec. 10, 1997
Publication date： Jul. 02, 1999
Summary：

【要約】【課題】利得を所定の値に設定することが可能な利得可変増幅回路に関し、CMOS化した場合の、利得のバラツキを少なく補正し易い回路を実現する。【解決手段】予め個別に設定された相互コンダクタンスGm0〜Gmnを有する電圧入力-電流出力型の複数の差動増幅器A0〜Anの入力端子Vin+,Vin-及び出力端子I+,I-をそれぞれ共通接続し、選択制御部S0〜Snが、該差動増幅器A0〜Anをプログラマブルな制御信号N0〜Nnにより選択作動する。好ましくは、各差動増幅器A0〜Anの該電圧/電流変換部における差動対のソース結合部に外部からのバイアス供給が可能なCMOS抵抗を接続する。

Claim (excerpt)：

入力端子及び出力端子がそれぞれ共通接続され予め個別に設定された相互コンダクタンスを有する電圧入力-電流出力型の複数のCMOS差動増幅器と、各差動増幅器をプログラマブルな制御信号により選択作動する選択制御部と、で構成されたことを特徴とする利得可変増幅回路。

IPC (3)：

H03G 3/10 ,  H03F 3/45 ,  H03K 19/0948

FI (3)：

H03G 3/10 B ,  H03F 3/45 A ,  H03K 19/094 B