Pat

J-GLOBAL ID：200903079130970916

半導体装置及びその製造方法

Inventor： 安田 孝
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 金山 敏彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992344066
Publication number (International publication number)：1994196642
Application date： Dec. 24, 1992
Publication date： Jul. 15, 1994
Summary：

【要約】【目的】 Nチャネル型MOSトランジスタのソース及びドレイン領域の接合容量を低下すると共にPチャネル型MOSトランジスタの短チャネル効果を抑制する構造をフォトマスク工程を増加することなく実現し得る半導体装置を提供する。【構成】 半導体基板1上に、公知の選択酸化技術により素子分離領域4を形成し、活性領域と素子分離領域の分離を行う。その後、半導体基板1全面にホウ素または二弗化ホウ素等のP型不純物を、半導体基板1が露出している活性領域にだけ選択的にイオン注入法により注入する。更に、半導体基板1全面に燐やヒ素等のN型不純物を、半導体基板1が露出している活性領域にだけ選択的にイオン注入法により注入する。すると、半導体基板1の比較的浅い領域全面にP型不純物が注入され、半導体基板1のP型不純物が位置する位置より比較的深い領域全面にN型不純物が注入される。

Claim (excerpt)：

Nチャネル型MOSトランジスタを備える半導体装置において、Nチャネル型MOSトランジスタのソース及びドレイン領域となる不純物領域の下側の活性領域全面にN型不純物を注入することによりソース及びドレイン領域の下側のP型不純物キャリア濃度をP型ウエル濃度よりも低く形成したことを特徴とする半導体装置。

IPC (2)：

H01L 27/092 ,  H01L 29/784

FI (2)：

H01L 27/08 321 B ,  H01L 29/78 301 X