Pat

J-GLOBAL ID：200903079179178878

半導体集積回路装置の製造方法および半導体集積回路装置

Inventor： 伊藤 祐子 ,  磯村 悟 ,  清水 淳 ,  山田 健雄 ,  小林 徹
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1992004619
Publication number (International publication number)：1993190816
Application date： Jan. 14, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 半導体集積回路装置の論理修正を容易にする。【構成】 多層配線層を有する半導体集積回路装置の配線レイアウト設計の際して次のようにする。まず、半導体ウエハの各チップ領域に複数レイアウトされた全ての論理ゲートの全ての端子をスルーホールによって可能な限り垂直にした状態で最上の信号配線層またはその直下の信号配線層に引き上げる(101)。続いて、論理ゲート間を接続する配線のレイアウト処理を行う(102)。

Claim (excerpt)：

多層配線層を有する半導体集積回路装置の配線レイアウト設計の際に、チップ領域に複数レイアウトされた全ての論理セルの全ての端子を接続孔経路によって可能な限り垂直にした状態で最上の信号配線層またはその直下の信号配線層に引き上げるレイアウト処理を優先的に行った後、前記論理セル間を接続する配線のレイアウト処理を行うことを特徴とする半導体集積回路装置の製造方法。

IPC (3)：

H01L 27/118 ,  H01L 21/82 ,  H01L 21/3205

FI (4)：

H01L 21/82 M ,  H01L 21/82 P ,  H01L 21/82 F ,  H01L 21/88 A