Pat
J-GLOBAL ID:200903079187273049

半導体装置の配線構造およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹
Gazette classification:公開公報
Application number (International application number):1997030432
Publication number (International publication number):1998229084
Application date: Feb. 14, 1997
Publication date: Aug. 25, 1998
Summary:
【要約】【課題】 銅を配線材料として用いた多層配線構造において、銅との密着性が高く接触抵抗の小さい材料を下地膜とした、銅の拡散を防ぐために用いられる膜を、より微細な径で高アスペクト比となった接続構内に形成しやすくすることを目的とする。【解決手段】 トランジスタ等の素子が形成された基板101上に、層間絶縁膜102を介して銅もしくは銅合金からなる配線103が形成し、この配線103がバリア膜104によって被覆されている状態とする。そして、バリア膜104として、ルテニウム,オスミウム,イリジウム,および,ロジウムいずれかの金属を用いる。
Claim (excerpt):
半導体基板上に絶縁膜を介して形成された銅もしくは銅合金からなる配線層と、前記配線層を覆うように形成されたルテニウム,オスミウム,イリジウム,もしくは,ロジウムからなるバリア膜とを備えたことを特徴とする半導体装置の配線構造。
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page