Pat

J-GLOBAL ID：200903079191683740

半導体装置及びその製造方法

Inventor： 秋山 善一 ,  佐々木 正臣 ,  匂坂 俊也 ,  岡田 崇 ,  鳥居 昌史 ,  河村 慎一 ,  田野 隆徳 ,  近藤 浩 ,  家地 洋之
Applicant, Patent owner： 株式会社リコー
Agent (1)： 瀧野 秀雄
Gazette classification：公開公報
Application number (International application number)：2001303217
Publication number (International publication number)：2003110110
Application date： Sep. 28, 2001
Publication date： Apr. 11, 2003
Summary：

【要約】【課題】 ゲート長を短くして短チャネル化することにより実行的電界移動度を向上させた半導体装置及びその製造方法を低コストで提供する。【解決手段】 第1の電極層1、半導体層2及び第2の電極層3が順次積層された半導体装置において、それらの層の一方の側壁に接するように垂直方向に立てて設けた第1の電気絶縁層4及び第3の電極層5を順次有する半導体装置とする。前記第1の電極層1、第2の電極層2及び第3の電極層3は、例えば、ソース電極層、ドレイン電極層及びゲート電極層である。前記第1の電気絶縁層4は、例えば、ゲート電気絶縁層である。半導体装置は、例えば、縦型電界効果トランジスタである。

Claim (excerpt)：

第1の電極層、半導体層及び第2の電極層が順次積層された半導体装置において、それらの層の一方の側壁に接するように垂直方向に立てて設けた第1の電気絶縁層及び第3の電極層を順次有することを特徴とする半導体装置。

IPC (3)：

H01L 29/786 ,  H01L 21/336 ,  H01L 51/00

FI (4)：

H01L 29/78 626 A ,  H01L 29/78 618 A ,  H01L 29/78 618 B ,  H01L 29/28

F-Term (20)：

5F110AA01 ,  5F110AA16 ,  5F110CC09 ,  5F110DD02 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110FF01 ,  5F110GG01 ,  5F110GG04 ,  5F110GG05 ,  5F110GG41 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK21 ,  5F110QQ06