Pat
J-GLOBAL ID：200903079198277887
半導体素子およびその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997250159
Publication number (International publication number)：1998163281
Application date： Sep. 16, 1997
Publication date： Jun. 19, 1998
Summary：
【要約】【課題】半導体素子に対する動作特性試験の検査について簡略化を図って半導体素子の製造コストの低減を図った半導体素子の製造方法を提供することにある。【解決手段】本発明は、ウェハのダイシングを行った後、該ウェハの搭載板に接着した半導体素子を分離せず、半導体素子間の位置関係を保持したまま動作特性試験の検査を行うことを特徴とする。
Claim (excerpt)：
複数個の半導体素子を形成した半導体ウェハに対してダイシングを施し、このダイシングが施された半導体素子間の位置関係を保持した状態で前記半導体素子に形成された電極にテスタに接続された接触端子を押し当てて電気的に接続し、この接続した状態でテスタにより半導体素子に対して動作特性試験による検査を行って半導体素子を製造することを特徴とする半導体素子の製造方法。
IPC (2)：
FI (3)：
H01L 21/66 B
, H01L 21/66 H
, G01R 31/26 J
