Pat

J-GLOBAL ID：200903079207798518

出力バッファ回路装置

Inventor： 福村 慶二
Applicant, Patent owner： 株式会社リコー
Agent (1)： 青山 葆 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993331588
Publication number (International publication number)：1995193486
Application date： Dec. 27, 1993
Publication date： Jul. 28, 1995
Summary：

【要約】【目的】 データ出力端子における信号レベルの切替速度を犠牲にすることなくスイッチングノイズを低減する。【構成】 データ出力端子13に一端子が接続される最終段トランジスタ12と、上記最終段トランジスタを駆動する駆動手段15と、上記駆動手段の出力側と上記最終段トランジスタのゲートとの間に接続されるスイッチング時間制御用トランジスタ17とを有する出力バッファ回路装置であって、上記スイッチング時間制御用トランジスタのゲートに接続され上記スイッチング時間制御用トランジスタの動作制御を行う制御手段を備えた。

Claim (excerpt)：

データ出力端子に一端子が接続される最終段トランジスタと、上記最終段トランジスタを駆動する駆動手段と、上記駆動手段の出力側と上記最終段トランジスタのゲートとの間に接続されるスイッチング時間制御用トランジスタとを有する出力バッファ回路装置であって、上記スイッチング時間制御用トランジスタのゲートに接続され上記スイッチング時間制御用トランジスタの動作制御を行う制御手段を備えたことを特徴とする出力バッファ回路装置。

IPC (4)：

H03K 19/0175 ,  G11C 11/409 ,  H03K 17/16 ,  H03K 17/687

FI (3)：

H03K 19/00 101 F ,  G11C 11/34 354 A ,  H03K 17/687 F