Pat

J-GLOBAL ID：200903079290000115

半導体装置の製造方法

Inventor： 川井 健治
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 児玉 俊英
Gazette classification：公開公報
Application number (International application number)：1999266486
Publication number (International publication number)：2001093970
Application date： Sep. 21, 1999
Publication date： Apr. 06, 2001
Summary：

【要約】【課題】 トレンチ型の素子分離絶縁膜を極微細幅に形成して、半導体装置の信頼性向上を図る。【解決手段】 トレンチマスクとなるシリコン窒化膜37/下敷きシリコン酸化膜36のパターニング時のエッチングの際、通常の異方性エッチング時よりもRFパワーを高くする、あるいはエッチングガスの流量比(CF4/CHF3)を低くすることで、パターンをテーパ形状に形成して抜きパターンを狭くする。

Claim (excerpt)：

半導体基板上の全面に絶縁膜を形成し、該絶縁膜上に反射防止膜を形成する第1の工程と、該反射防止膜上の全面にレジスト膜を形成し、上記半導体基板における素子活性領域を囲む素子分離領域に対応して抜きパターンが配置されるよう上記レジスト膜をホトリソグラフィ技術によりパターニングする第2の工程と、該レジストパターンをマスクとして上記絶縁膜を異方性エッチングによりパターニングし、上記素子分離領域の上記半導体基板表面を露出する第3の工程と、上記絶縁膜パターンをマスクとして上記素子分離領域の上記半導体基板に、異方性エッチングにより所定の深さでトレンチを形成する第4の工程と、その後、上記トレンチに第2の絶縁膜を埋め込んでトレンチ型の素子分離絶縁膜を形成する第5の工程とを有することを特徴とする半導体装置の製造方法。

F-Term (6)：

5F032AA35 ,  5F032AA44 ,  5F032AA66 ,  5F032CA17 ,  5F032DA23 ,  5F032DA25