Pat

J-GLOBAL ID：200903079331996107

半導体装置及びその製造方法

Inventor： 片山 倫子 ,  福山 俊一 ,  中田 義弘 ,  山口 城
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1998342080
Publication number (International publication number)：2000174019
Application date： Dec. 01, 1998
Publication date： Jun. 23, 2000
Summary：

【要約】【課題】 Cu層より成る配線を用いて更なる高集積化及び高速化を実現しうる半導体装置及びその製造方法を提供する。【解決手段】 下地基板10上に形成され、開口部32を有し、Cuの拡散を防止するバリア絶縁層34と、開口部32内に形成されたCu層より成る導電層36とを有し、バリア絶縁層34は、炭素とフッ素とを含むシリコン系絶縁層、有機膜、又はC軸方向に配向されたBN膜のいずれかである。

Claim (excerpt)：

下地基板上に形成され、開口部を有し、Cuの拡散を防止するバリア絶縁層と、前記開口部内に形成されたCu層より成る導電層とを有し、前記バリア絶縁層は、炭素とフッ素とを含むシリコン系絶縁層、有機膜、又はC軸方向に配向されたBN膜のいずれかであることを特徴とする半導体装置。

IPC (3)：

H01L 21/3205 ,  H01L 21/314 ,  H01L 21/768

FI (3)：

H01L 21/88 M ,  H01L 21/314 A ,  H01L 21/90 J

F-Term (44)：

5F033HH11 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR12 ,  5F033RR21 ,  5F033SS01 ,  5F033SS02 ,  5F033SS03 ,  5F033SS15 ,  5F033SS22 ,  5F033TT01 ,  5F033TT02 ,  5F033TT04 ,  5F033TT06 ,  5F033TT08 ,  5F033XX01 ,  5F058BA20 ,  5F058BC20 ,  5F058BD01 ,  5F058BD02 ,  5F058BD18 ,  5F058BF07 ,  5F058BF24 ,  5F058BF25 ,  5F058BF27 ,  5F058BF30 ,  5F058BH12 ,  5F058BJ02