Pat

J-GLOBAL ID：200903079354188962

電界効果型トランジスタを備えた半導体装置およびその製造方法

Inventor： 光井 克吉 ,  清水 雅裕
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991169721
Publication number (International publication number)：1993021762
Application date： Jul. 10, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 SOI-MOSトランジスタにおいて衝突電離によって生じた正孔をチャネル領域から除去し、ソース・ドレイン間耐圧を向上させる。【構成】 SOI-MOSトランジスタのチャネル領域4はp型シリコン層から形成される。ドレイン領域8はn型シリコン層から形成される。チャネル領域4と隣接するソース領域7はn型ゲルマニウム層から形成される。ゲルマニウムの禁制帯幅はシリコンの禁制帯幅よりも小さい。

Claim (excerpt)：

電界効果型トランジスタを備えた半導体装置であって、第1の禁制帯幅を有する第1の半導体を含み、主表面を有する第1導電型の半導体層と、前記半導体層の主表面の一部をチャネル面とするチャネル領域を規定するように、前記半導体層内に互いに間隔を隔てて形成された第2導電型の第1と第2の不純物領域と、前記チャネル面の上に絶縁膜を介在して形成されたゲート電極とを備え、少なくとも前記第1の不純物領域が、前記第1の禁制帯幅よりも小さい第2の禁制帯幅を有する第2の半導体を含む、電界効果型トランジスタを備えた半導体装置。

IPC (4)：

H01L 27/12 ,  H01L 29/784 ,  H01L 21/338 ,  H01L 29/812

FI (2)：

H01L 29/78 301 S ,  H01L 29/80 H