Pat

J-GLOBAL ID：200903079500957574

集積回路設計支援装置

Inventor： 和田 英明
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1994213624
Publication number (International publication number)：1996077235
Application date： Sep. 07, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】 テストパターンの変更、ライブラリからの遅延時間情報の読み込みを不要にして、設計量、検証時間の削減を実現する。【構成】 この発明に係る集積回路設計支援装置は、ハードウェア記述言語によりLSI機能が記述されるLSI機能記述部と、前記LSI機能記述部に対する入出力信号に応じて入出力パッド13〜15を付加し、外部端子17〜19の信号とのインターフェースを行う入出力パッド回路部12と、この入出力パッド回路部12の各パッドの機能動作が入出力パッド名毎に記述される入出力パッド機能記述部16とを具備し、前記入出力パッド回路部12の各パッドが前記入出力パッド機能記述部16から自動的に機能動作を読み込むようにしたことを特徴とする。

Claim (excerpt)：

ハードウェア記述言語により集積回路機能が記述される集積回路機能記述部と、前記集積回路機能記述部に対する入出力信号に応じて入出力パッドを付加し、外部端子の信号とのインターフェースを行う入出力パッド回路部と、この入出力パッド回路部の各パッドの機能動作が入出力パッド名毎に記述される入出力パッド機能記述部とを具備し、前記入出力パッド回路部の各パッドが前記入出力パッド機能記述部から自動的に機能動作を読み込むようにしたことを特徴とする集積回路設計支援装置。

IPC (3)：

G06F 17/50 ,  G01R 31/00 ,  G01R 31/28

FI (2)：

G06F 15/60 654 A ,  G01R 31/28 F