Pat
J-GLOBAL ID：200903079556723541
電源バツクアツプ回路
Inventor：
Applicant, Patent owner：
Agent (1)：
金山 敏彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991285025
Publication number (International publication number)：1993122869
Application date： Oct. 30, 1991
Publication date： May. 18, 1993
Summary：
【要約】【目的】 2個のコンデンサに残っている電荷を有効利用できる電源バックアップ回路を提供する。【構成】 2個のコンデンサを並列または直列に接続するMOSFET14,16,18,21、およびこれらのMOSFETを開閉制御するコンパレータ23,24を設けた。主電源3が遮断された場合、主電源3の遮断直後はすべてのMOSFETの状態は直前の状態を保持しており、C点の電圧がA点の電圧よりMOSFET16の電圧降下分だけ低くなるまでコンデンサ13は単独で放電し、その後コンデンサ13,17は並列に放電する。そして、B点の電圧が電池10の電圧より低くなると、MOSFET14,16,21はオフ状態となり、コンデンサ17のみ放電し、A点の電圧が電池10の電圧より低くなると、MOSFET18が導通状態となり、コンデンサ13,17は直列に接続されて放電する。
Claim (excerpt)：
所定の機能を有する素子に電力を供給する主電源と、主電源から供給される電力により充電されかつ主電源からの電力供給がない場合に前記素子へ電力を供給する少なくとも2個のバックアップ用のコンデンサと、主電源およびコンデンサからの電力供給がない場合に前記素子へ電力を供給するバックアップ用の電池とを備える電源バックアップ回路において、前記2個のコンデンサを並列または直列に接続する複数のスイッチング素子と、複数のスイッチング素子を開閉制御する制御手段と、を備え、前記制御手段は、主電源から供給される電力により2個のコンデンサを充電する場合は2個のコンデンサを並列に接続し、主電源の遮断直後は2個のコンデンサを並列に接続して放電させ、コンデンサの端子電圧が所定電圧以下になった場合には2個のコンデンサを直列に接続して放電させるように複数のスイッチング素子を開閉制御することを特徴とする電源バックアップ回路。
Patent cited by the Patent：
Return to Previous Page
