Pat

J-GLOBAL ID：200903079561403482

半導体集積回路装置の製造方法および製造装置

Inventor： 福田 直樹 ,  齋藤 達之 ,  青木 英雄
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1997239590
Publication number (International publication number)：1999087265
Application date： Sep. 04, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】 半導体集積回路装置が有するメタル配線の信頼度を向上する技術を提供する。【解決手段】 第4のコンタクトホール36cが形成された半導体基板9上にTi膜を堆積した後、N2 雰囲気中で半導体基板9に熱処理を施して第4のコンタクトホール36cの底にTiSi2 膜37を形成し、次いで、半導体基板9上に第2のTiN膜39およびW膜40を順次堆積するので、TiSi2 膜37の形成に伴う堆積膨張が起きても第2のTiN膜39にクラックは発生せず、W膜40の形成に用いるWF6 ガスと半導体基板9を構成するSiとの反応が抑えられて、エンクローチメントの発生を防ぐことができる。

Claim (excerpt)：

タングステン膜と、バリアメタル膜と、シリサイド膜とを含む積層構造のメタル配線をコンタクトホール内に形成する半導体集積回路装置の製造方法であって、(a).シリコン単結晶からなる半導体基板上に形成された層間絶縁膜をレジストパターンをマスクにしてエッチングし、前記層間絶縁膜に前記半導体基板と接する前記コンタクトホールを形成する工程と、(b).少なくとも成膜室と、熱処理室と、真空に維持された搬送室とを有するマルチチャンバ型の製造装置で、まず、前記成膜室において前記半導体基板上に高融点金属膜をスパッタリング法またはCVD法によって形成した後、前記半導体基板を前記成膜室から前記熱処理室へ前記搬送室を通して搬送し、次いで、前記熱処理室において前記半導体基板に熱処理を施すことにより前記コンタクトホールの底の前記半導体基板の表面に前記シリサイド膜を形成する工程と、(c).前記半導体基板上に前記バリアメタル膜をスパッタリング法またはCVD法によって形成する工程と、(d).前記半導体基板上に前記タングステン膜をCVD法によって形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (5)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242

FI (5)：

H01L 21/28 301 T ,  H01L 21/28 301 R ,  H01L 21/90 C ,  H01L 27/10 621 C ,  H01L 27/10 681 Z