Pat
J-GLOBAL ID：200903079628292842
ダイナミック型半導体メモリ
Inventor：
Applicant, Patent owner：
Agent (1)：
尾川 秀昭
Gazette classification：公開公報
Application number (International application number)：1992121226
Publication number (International publication number)：1993307065
Application date： Apr. 14, 1992
Publication date： Nov. 19, 1993
Summary：
【要約】【目的】 情報記憶キャパシタの1/2Vccを受けるプレートにテスト時にVccを伝えるp型MOSトランジスタを有するDRAMのテスト回路において、上記プレートにスーパーVcc(>Vcc)をかけても上記p型MOSトランジスタを介してプレートからVcc電源端子側に貫通電流が流れないようにする。【構成】 上記p型MOSトランジスタとプレートとの間に、スーパーVcc印加時にゲートと基板(n型ウェル)とがスーパーVccを受けてオフするp型MOSトランジスタを介挿する。
Claim (excerpt)：
プレート電極のキャパシタに、第1の電源電位と、該第1の電源電位よりも絶対値が大きい第2の電源電位と、上記第1の電源電位と上記第2の電源電位との中間の電位である第3の電源電位と、上記第2の電源電位よりも絶対値が大きい第4の電源電位の四種類の電源電位をテスト時に与え得るようにしたことを特徴とするダイナミック型半導体メモリ
IPC (3)：
G01R 31/26
, H01L 21/66
, H01L 27/108
