Pat

J-GLOBAL ID：200903079661508044

半導体装置の製造方法

Inventor： 山岸 肇
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1996096893
Publication number (International publication number)：1997283624
Application date： Apr. 18, 1996
Publication date： Oct. 31, 1997
Summary：

【要約】【課題】 微細な開口径の接続孔9内底部に、TiN等の密着層をステップカバレッジよく形成する。【解決手段】 層間絶縁膜7上にTi系密着層8を形成しておき、この積層構造に接続孔9を開口する。この後、Ti系密着層8を逆スパッタリングして接続孔9底部に再堆積Ti系密着層11を形成する。層間絶縁膜7上のTi系密着層8は、後工程で除去する。【効果】 単なるスパッタリングによる密着層形成と異なり、原理的に再堆積Ti系密着層11は接続孔9底部、特に底部の隅に堆積するので、バリア性に優れる。またTi系密着層11側面はテーパ状に形状修正されるので、ブランケットCVDタングステン等によるコンタクトプラグのステップカバレッジにも優れる。

Claim (excerpt)：

下地導電材料層上に層間絶縁膜およびTi系密着層を形成する工程、前記Ti系密着層および層間絶縁膜に、前記下地導電材料層に臨む接続孔を開口する工程、前記Ti系密着層の一部を逆スパッタリングして、前記接続孔の少なくとも底部に前記Ti系密着層を堆積するとともに、前記Ti系密着層の開口面を順テーパ状に修正する工程、全面に高融点金属層を形成する工程、前記高融点金属層および前記Ti系密着層をエッチバックして前記層間絶縁膜上から除去するとともに、前記接続孔内部に前記高融点金属層を埋め込む工程、を具備することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/28 301

FI (3)：

H01L 21/90 B ,  H01L 21/28 U ,  H01L 21/28 301 R