Pat

J-GLOBAL ID：200903079730018780

積層薄膜トランジスター及びその製造方法

Inventor： 河 炯讃
Applicant, Patent owner： 現代電子産業株式会社
Agent (1)： 長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993163670
Publication number (International publication number)：1994085263
Application date： Jul. 01, 1993
Publication date： Mar. 25, 1994
Summary：

【要約】【目的】 本発明は高集積SRAM又はLCDに使用される薄膜トランジスター及びその製造方法に関するもので、特に、狭い面積でも十分チャネル幅を確保して薄膜トランジスターオン動作の時、駆動電流を増加させる。【構成】 本発明は、一定の方向にパターンされた第1シリコン層と第2シリコン層の両端部が電気的に接続され、中央部に予定された厚さで離隔されてトンネルが形成された薄膜トランジスターゲート(5)と、上記の薄膜トランジスターゲート(5)の上部表面と中央部のトンネル表面に形成されたゲート絶縁膜(6)と、上記薄膜トランジスターゲート(5)のトンネル内部と上部面のゲート絶縁膜表面に、薄膜トランジスターゲートと重畳された部分に形成された2層構造の薄膜トランジターチャネル(7)と、上記の薄膜トランジスターのゲート(5)と重畳されない部分に2層構造のチャネル(7)と接続されて形成された薄膜トランジスターのソース(8A)、ドレイン(8B)を具備する。

Claim (excerpt)：

一定の方向にパターンが形成された第1シリコン層と第2シリコン層の両端部が電気的に接続され、中央部に予定された厚さで離隔され、トンネルが形成された薄膜トランジスターゲートと、前記薄膜トランジスターゲートの上部表面と中央部のトンネル表面に形成されたゲート絶縁膜と、前記薄膜トランジスターゲートのトンネル内部と上部面のゲート絶縁膜表面に薄膜トランジスターゲートとが重畳された部分に形成された2層構造の薄膜トランジスターチャネルと、前記薄膜トランジスターゲートと重畳されない部分に、2層構造のチャネルと接続されて形成された薄膜トランジスターのソース、ドレインとを具備する積層薄膜トランジスター。