Pat
J-GLOBAL ID:200903079740959078

静電放電消去回路のトランジスターおよびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 福島 祥人
Gazette classification:公開公報
Application number (International application number):1994253096
Publication number (International publication number):1995202196
Application date: Oct. 19, 1994
Publication date: Aug. 04, 1995
Summary:
【要約】【構成】 本発明は、回路に高電圧または過電流が加えられた場合に電流または電圧を中途で消耗させて回路を保護する役割を果たす静電放電(ElectrostaticDischarge; ESD)消去回路に関し、特に埋込層43が小さい空乏層の拡張でも容易にソース電極46’またはドレイン電極46と連結されるようソース電極46’またはドレイン電極46のうちいずれか1つと近接して非対称的に形成された構造の静電放電消去回路のトランジスターを形成して、電流束を分散させる。【効果】 瞬間的なESD衝撃の消去が可能になり、高電流束の集中による熱の発生を減少させて、ESD衝撃に対する抵抗特性を向上させる効果を得ることができる。
Claim (excerpt):
ソース/ドレイン間に形成されるチャネル領域の下部の半導体基板の所定領域に不純物が高濃度でドーピングされた埋込層が形成され、上記埋込層は、小さい空乏層の拡張でも容易にソースまたはドレインと連結されるようソースまたはドレインのうちいずれか1つと近接して非対称的に形成された構造をなすことを特徴とする静電放電消去回路のトランジスター。
IPC (5):
H01L 29/78 ,  H01L 23/60 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/06
FI (4):
H01L 29/78 301 K ,  H01L 23/56 B ,  H01L 27/04 H ,  H01L 27/06 311 C

Return to Previous Page