Pat
J-GLOBAL ID：200903079756007905
出力バッファ回路
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992259700
Publication number (International publication number)：1994112802
Application date： Sep. 29, 1992
Publication date： Apr. 22, 1994
Summary：
【要約】【目的】 この発明は出力電流の電源電圧依存性を小さくすることにより、出力ノイズの抑制と出力バッファ遅延の短縮とを両立し得る出力バッファ回路を提供する。【構成】 電源電圧検知回路21によって検知される電圧値に応じてドライバMOSFET駆動回路22が複数のドライバMOSFETトランジスタTP1,TP2...TPi,TD1,TD2...TDjを選択的に活性化することにより、ドライバMOSFETトランジスタの駆動力を電源電圧の高低に応じて適切となるように可変する。
Claim (excerpt)：
第1電源線および第2電源線のうちの少なくも一方と出力端子との間にそれぞれのソースとドレインが並列に接続された複数のドライバMOSFETトランジスタと、前記第1電源線および第2電源線のうちの少なくとも一方の電源電圧を検知する電源電圧検知手段と、前記電源電圧検知手段によって検知される電源電圧値に応じて前記複数のドライバMOSFETトランジスタを選択的に活性化すると共に、前記複数のドライバMOSFETトランジスタのゲートに入力信号を選択的に供給するドライバMOSFET駆動回路とを具備する出力バッファ回路。
IPC (3)：
H03K 19/0175
, H03K 17/16
, H03K 17/687
H03K 19/00 101 F
, H03K 17/687 F
