Pat

J-GLOBAL ID：200903079783795354

不揮発性半導体メモリ素子の製造方法

Inventor： 藤川 宏治 ,  宮内 聡
Applicant, Patent owner： 宮崎沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 菊池 弘
Gazette classification：公開公報
Application number (International application number)：1991207159
Publication number (International publication number)：1993036988
Application date： Jul. 25, 1991
Publication date： Feb. 12, 1993
Summary：

【要約】【目的】 フローティングゲートとアクティブ領域とをセルフアラインで形成し、合わせ余裕を不要とし、素子面積の縮小化を図る。【構成】 半導体基板上の全面にゲート形成用膜を形成し、その上にアクティブ領域部を覆うようにマスクパターンを形成し、そのマスクパターンと同一パターンに前記ゲート形成用膜をパターニングした後、前記マスクパターンをマスクとして基板を選択酸化する。

Claim (excerpt)：

フローティングゲートを有する不揮発性半導体メモリ素子の製造方法において、ゲート形成用膜を半導体基板上の全面に形成し、その上にアクティブ領域部を覆うようにマスクパターンを形成し、このマスクパターンと同一パターンに前記ゲート形成用膜をパターニングし、さらに前記マスクパターンをマスクとして基板を選択酸化し、該基板をアクティブ領域とフィールド領域に分けることを特徴とする不揮発性半導体メモリ素子の製造方法。

IPC (2)：

H01L 29/788 ,  H01L 29/792

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭53-124084
  
• 特開昭54-064480
  
• 特開昭62-095877
  
• 特開平4-067685