Pat

J-GLOBAL ID：200903079800539928

半導体装置の製造方法

Inventor： 石山 俊彦 ,  松本 聡 ,  谷内 利明
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 鈴江 武彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999114854
Publication number (International publication number)：2000306922
Application date： Apr. 22, 1999
Publication date： Nov. 02, 2000
Summary：

【要約】【課題】本発明の課題は、製造工程を低減し、コストを低下させる半導体装置の製造方法を提供することにある。【解決手段】本発明は、トレンチ構造の半導体装置の製造方法において、n+形半導体基板1上に形成されたトレンチ構造2内を、SiHcl3をH2雰囲気で流す選択エピタキシャル成長により、p形の不純物層4で埋めた後、表面を平坦化する工程を含むことを特徴とする。

Claim (excerpt)：

トレンチ構造の半導体装置の製造方法において、第一の導電形基板上に形成されたトレンチ構造内を、クロル基を少なくとも1つ含むシラン系ガスをH2雰囲気で流す選択エピタキシャル成長により、第一の導電形とは異なる第二の導電形の不純物層で埋めた後、表面を平坦化する工程を含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/336 ,  C23C 16/24 ,  H01L 21/205 ,  H01L 29/78

FI (5)：

H01L 29/78 658 E ,  C23C 16/24 ,  H01L 21/205 ,  H01L 29/78 652 E ,  H01L 29/78 652 C

F-Term (21)：

4K030AA06 ,  4K030AA17 ,  4K030BA29 ,  4K030BA42 ,  4K030BB13 ,  4K030BB14 ,  4K030CA04 ,  4K030DA04 ,  4K030DA05 ,  4K030DA08 ,  4K030JA10 ,  4K030KA25 ,  5F045AB03 ,  5F045AC02 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045CA05 ,  5F045DB02 ,  5F045GH10