Pat

J-GLOBAL ID：200903079823897546

プリント配線基板

Inventor： 安田 誠之 ,  田村 俊夫
Applicant, Patent owner： ソニー株式会社
Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1991179748
Publication number (International publication number)：1993029719
Application date： Jul. 19, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】 チップ部品実装後のチップ部品の実装精度を検査するために用いられる検査用マークを高精度に、かつ安価に形成できるようにすると共に、高密度に実装されたチップ部品の検査を容易に行えるようにする。【構成】 絶縁性基材1上に導体層をパターニングして形成された配線パターン2の各端部にチップ部品実装用ランド3a及び3bを有し、これらランド3a及び3b間において、ランド3a及び3bと同時に導体層にて検査用マーク4を形成し、更にランド3a及び3b以外の部分を覆うようにソルダーレジスト5を形成して構成する。

Claim (excerpt)：

表面に、導体層をパターニングして形成した導体パターンを有し、チップ部品が上記導体パターンの各端部に形成されたランドを介して実装されるプリント配線基板において、上記ランド間に配される実装状態の検査用マークが、上記導体パターンの形成時に、上記導体層にて上記導体パターンと同時に形成されていることを特徴とするプリント配線基板。

IPC (5)：

H05K 1/02 ,  H05K 3/00 ,  H05K 3/34 ,  H05K 13/00 ,  H05K 13/08