Pat
J-GLOBAL ID：200903079824499870
半導体装置およびシリサイド層の形成方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
大垣 孝
Gazette classification：公開公報
Application number (International application number)：1992120412
Publication number (International publication number)：1993315613
Application date： May. 13, 1992
Publication date： Nov. 26, 1993
Summary：
【要約】【目的】 微細MOSFETにおけるアクティブ幅を実効的に増大させ、低抵抗シリサイド層を具える拡散層を形成する。【構成】 p型シリコン基板101のアクティブ領域を画定するため、このアクティブ領域以外を酸化して、フィールド酸化膜103を形成する。ソース・ドレインとなるべき部分に溝209、217を形成する。スパッタ法により、基板に対し、チタン(Ti)を30〜100nm程度の膜厚で成膜してから、約650〜750°Cにてアニール処理する。未反応チタンを除去した後、さらに約800〜900°Cにてアニールすることにより、低抵抗のチタンシリサイド層121、123、125を形成する。
Claim (excerpt)：
下地のシリコンと高融点金属との反応によるシリサイド層を有する半導体装置において、シリコンの下地の表面に凹凸部を設けてあり、かつこの凹凸部がシリサイド層を具えていることを特徴とする半導体装置。
IPC (3)：
H01L 29/784
, H01L 21/28 301
, H01L 29/44
