薄膜トランジスタ素子アレイとその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：内原晋
Gazette classification：公開公報
Application number (International application number)：1991281415
Publication number (International publication number)：1993121435
Application date： Oct. 28, 1991
Publication date： May. 18, 1993
Summary：

【要約】【目的】薄膜トランジスタ素子のソース・ドレインのオーミックコンタクト領域をイオン注入法により形成する時のチャージアップを防止できる薄膜トランジスタアレイ構造を提供する。【構成】ゲート電極3が形成された絶縁性基板上に、プラズマCVD法によりゲート絶縁膜である第1の絶縁膜6,非晶質シリコン7,第2の絶縁膜8が形成されている。このパッシベーション膜8は背面露光法によりパターニングされる。ここで、以下の3つの方法でイオン注入時のチャージアップを防止する。1)表面の不要なパッシベーション膜を除去し、2)注入不要な領域を金属でおおい、3)非晶質シリコン表面は低抵抗なシリサイドを形成する。イオン注入後、ソースドレイン電極,画素電極を形成し素子は完成する。

Claim (excerpt)：

絶縁性基板上に形成された複数の走査電極線と、前記走査電極線から張り出してゲート電極が形成され、前記走査電極線と前記ゲート電極をおおうように第1の絶縁膜が形成され、前記第1の絶縁膜上にゲート電極及び走査電極線上方に島状の非晶質シリコン膜が形成され、前記走査電極線上に形成された前記島状非晶質シリコン膜上で前記走査電極線と直交するように形成された複数の信号電極線と、前記ゲート電極上の島状非晶質シリコン膜上にパターニングされた第2の絶縁膜が形成され、前記第2の絶縁膜をマスクとして前記第2の絶縁膜下を除いた前記ゲート電極上の非晶質シリコン膜の全領域あるいは前記第2の絶縁膜下を除いた前記絶縁性基板と反対側の非晶質シリコン表面部分にn型不純物が導入されたソース・ドレイン領域が形成され、前記ソース・ドレイン領域の表面にシリサイドを有し、前記信号電極線から張り出して形成されたドレイン電極が前記ドレイン領域の表面に形成されたシリサイドに接続されており、また前記第1の絶縁膜上に形成された画素電極と接続されているソース電極が前記ソース領域の表面に形成されたシリサイドに接続されている薄膜トランジスタ素子アレイにおいて、前記走査電極線とドレイン電極線の交差部に形成されている非晶質シリコンにn型不純物が導入されていることを特徴とする薄膜トランジスタ素子アレイ。

IPC (5)：

H01L 21/336 , H01L 29/784 , G02F 1/136 500 , H01L 21/265 , H01L 27/12

FI (2)：

H01L 29/78 311 P , H01L 21/265 N

Patent cited by the Patent：

Cited by examiner (2)

特開昭63-158875
特開昭63-158875

Return to Previous Page