半導体試験装置

Inventor：
Applicant, Patent owner：
Agent (1)：若林忠
Gazette classification：公開公報
Application number (International application number)：1996224986
Publication number (International publication number)：1998063704
Application date： Aug. 27, 1996
Publication date： Mar. 06, 1998
Summary：

【要約】【課題】プログラミング処理によるシミュレーションと同一環境下で集積回路の機能及び性能の検証を可能にし、設計の負荷を軽減させた半導体試験装置を得る。【解決手段】集積回路のシミュレーションモデルとなる第1のFPGAと、検証に必要な所定の回路を備えた周辺回路となる第2のFPGAとを有し、シミュレーションモデルを使用して集積回路の機能及び性能を検証するときには、第1のFPGAによって集積回路のシミュレーションモデルを構成し、第2のFPGAによって周辺回路を構成してシミュレーションを行う。また、実際の集積回路を用いて機能及び性能を検証するときには、第2のFPGAによって周辺回路のみを構成し、第2のFPGAに実際の集積回路を接続して検証を行う。

Claim (excerpt)：

所定の入力信号に対する出力応答を観察して集積回路の機能及び性能を検証する半導体試験装置において、前記集積回路の機能及び性能を模擬するシミュレーションモデルとなり、前記シミュレーションモデルを構成するために回路の書き換えが可能な第1のフィールドプログラマブルゲートアレイと、前記第1のフィールドプログラマブルゲートアレイの回路を書き換えるためのデータを保持する第1のコンフィグレーションメモリと、前記集積回路を接続する接続手段を備え、前記集積回路の検証に必要な所定の回路を備えた周辺回路となり、前記周辺回路を構成するために回路の書き換えが可能な第2のフィールドプログラマブルゲートアレイと、前記第2のフィールドプログラマブルゲートアレイの回路を書き換えるためのデータを保持する第2のコンフィグレーションメモリと、前記第1のフィールドプログラマブルゲートアレイ、第2のフィールドプログラマブルゲートアレイ、第1のコンフィグレーションメモリ、第2のコンフィグレーションメモリ、及び前記接続手段を制御する制御手段と、を有し、前記制御手段は、前記シミュレーションモデルを使用して前記集積回路の機能及び性能を検証するときには、前記第1のフィールドプログラマブルゲートアレイに再構成指令を与えて前記第1のフィールドプログラマブルゲートアレイによって前記シミュレーションモデルを構成させるとともに、前記第2のフィールドプログラマブルゲートアレイに再構成指令を与えて前記第2のフィールドプログラマブルゲートアレイによって前記周辺回路を構成させ、あわせて前記接続手段によって前記第2のフィールドプログラマブルゲートアレイに前記第1のフィールドプログラマブルゲートアレイを接続させ、前記集積回路に所定の入力信号を印加して機能及び性能を検証するときには、前記第2のフィールドプログラマブルゲートアレイに再構成指令を与えて前記第2のフィールドプログラマブルゲートアレイによって前記周辺回路を構成させるとともに前記接続手段によって前記第2のフィールドプログラマブルゲートアレイに前記集積回路を接続させることを特徴とする半導体試験装置。

IPC (4)：

G06F 17/50 , G01R 31/28 , G06F 11/22 330 , G06F 11/25

FI (4)：

G06F 15/60 664 M , G06F 11/22 330 D , G01R 31/28 F , G06F 11/26 310

Patent cited by the Patent：

Cited by examiner (5)

特開平2-245831
特開平2-245831
LSI開発における検証方式
Gazette classification：公開公報 Application number：特願平7-182628 Applicant：富士通株式会社

Show all

Return to Previous Page