Pat
J-GLOBAL ID：200903079901994111
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996041048
Publication number (International publication number)：1997232221
Application date： Feb. 28, 1996
Publication date： Sep. 05, 1997
Summary：
【要約】【課題】半導体装置製造のためのフォトリソグラフ工程で、下層のパターンと上層パターンとの重ね合わせ精度を向上させる。【解決手段】半導体装置の下層パターンと上層パターンとの重ね合わせ量を測定するための1対のマークを半導体チップ上の前記下層と上層の所定の領域に有し、前記1対のうち下層に形成される第1のマークが第1の材料膜にスリット状に形成され第2の材料膜で埋設される2つの溝で構成され、前記1対のうち上層に形成される第2のマークが前記埋設された2つの溝を被覆する第3の材料膜上に形成されたレジストパターンで構成される。
Claim (excerpt)：
半導体装置の下層パターンと上層パターンとの重ね合わせ量を測定するための1対のマークを半導体チップ上の前記下層と上層の所定の領域に有し、前記1対のうち下層に形成される第1のマークが第1の材料膜にスリット状に形成され第2の材料膜で埋設される2つの溝で構成され、前記1対のうち上層に形成される第2のマークが前記埋設された2つの溝を被覆する第3の材料膜上に形成されたレジストパターンで構成されていることを特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 21/30 502 M
, H01L 21/66 Y
