Pat

J-GLOBAL ID：200903079905143426

半導体装置の製造方法

Inventor： 小林 徹
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992218112
Publication number (International publication number)：1994069168
Application date： Aug. 18, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 サイドウオール形成時に表出されたSi表面のエッチングに関し,SiO2 との選択比が大きなドライエッチング方法の提供を目的とする。【構成】 シリコン基板1上に配設されたパターン3を覆いシリコン基板1上にSiO2 層7を堆積する工程と,SiO2 層7を異方性イオンエッチングしてパターン3の側壁にSiO2 からなるサイドウオール8を形成すると同時にシリコン基板1表面の一部を表出する工程と,次いで,シリコン基板1の表出面をエッチングする工程とを有する半導体装置の製造方法において,表出面をエッチングする工程は,He及びArのうち何れかのガスとNF3 との混合ガスを用いてするプラズマエッチングによりなされることを特徴として構成する。

Claim (excerpt)：

シリコン基板(1)上に配設されたパターン(3)を覆い該シリコン基板(1)上にSiO2 層(7)を堆積する工程と,該SiO2 層(7)を異方性イオンエッチングして該パターン(3)の側壁にSiO2 からなるサイドウオール(8)を形成すると同時に該シリコン基板(1)表面の一部を表出する工程と,次いで,該シリコン基板(1)の表出面をエッチングする工程とを有する半導体装置の製造方法において,該表出面をエッチングする工程は,He及びArのうち何れかのガスとNF3との混合ガスを用いてするプラズマエッチングによりなされることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/302 ,  H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 29/78 301 P ,  H01L 29/78 301 L