Pat
J-GLOBAL ID：200903079927810230
電界効果トランジスタおよびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992237920
Publication number (International publication number)：1994085262
Application date： Sep. 07, 1992
Publication date： Mar. 25, 1994
Summary：
【要約】【目的】SOIを用いたMOSFETの浮遊基板効果を抑制する。基板電極を形成してゲート電極と接続してFETのスイッチング速度を向上させる。【構成】P型シリコンからなる下地ウェーハ1に、酸化シリコン膜2を隔ててチャネル層となるP型シリコン層3を形成する。つぎに選択酸化により素子分離酸化膜4を形成してからゲート酸化膜5を形成する。つぎにポリシリコンを堆積したのちパターニングしてP+ 型拡散層予定領域にコンタクト開口を有するゲート電極6を形成する。つぎにN+ 型ソース・ドレイン7を形成したのち、層間絶縁膜8を堆積する。つぎに層間絶縁膜8にコンタクトを開口してからP+ 型拡散層9を形成する。つぎにコンタクト近傍の絶縁膜をエッチングしてからP+ 型拡散層9およびゲート電極6に接続するAl配線を形成する。
Claim (excerpt)：
絶縁物の上に半導体薄膜、ゲート絶縁膜およびゲート電極が順次積層され、前記ゲート電極および前記ゲート絶縁膜に形成されたコンタクトを覆う金属配線によって、前記ゲート電極と前記半導体薄膜とが電気的に接続された電界効果トランジスタ。
Patent cited by the Patent：
Return to Previous Page
